数字时钟电路 时钟电路

大家好，我是小典，我来为大家解答以上问题。数字时钟电路，时钟电路，很多人还不知道，现在让我们一起来看看吧！

1、DC3。

2、5V电源给过二极管和L1（L1可以用0欧电阻代替）进入分频器后，分频器开始工作。

3、，和晶体一起产生振荡，在晶体的两脚均可以看到波形。

4、晶体的两脚之间的阻值在450-700之间。

5、在它的两脚各有1V左右的电压，由分频器提供。

6、晶体产生的频率总和是14。

7、318M。

8、 总频OSC在分频器出来后送到PCI的B16脚和ISA的B30脚，这两脚叫OSC测试脚。

9、也有的还送到南桥，目的是使南桥的频率更加稳定。

10、在总频OSC的线上还有电容，总频线的对地阻值在450-700欧之间。

11、总频的时钟波形幅度一定要大于2V。

本文到此讲解完毕了，希望对大家有帮助。

　　免责声明：本文由用户上传，与本网站立场无关。财经信息仅供读者参考，并不构成投资建议。投资者据此操作，风险自担。 如有侵权请联系删除！